PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-116124

(43) Date of publication of application: 27.04.1990

(51)Int.CI.

H01L 21/28 H01L 21/90

(21)Application number: 63-269677

(71)Applicant: NEC CORP

(22) Date of filing:


25.10.1988

(72)Inventor: YAMADA YOSHIAKI

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To enable an element to be connected securely by providing an opening at an insulation film on a substrate, forming a barrier metal layer on it, embedding the inside of the opening with Si, and then forming an electrode wiring after attaching Al. CONSTITUTION: An opening 10 is formed at an Si oxide film 2 on an Si substrate 1 where elements are formed and then a titanium silicide layer 4 and a titanium nitride layer 5 are formed within the opening 10. Then, the layer 5 is formed on the film 2. Then, the layer 5 is eliminated, a titanium nitride layer-5A is formed on the surface of the layer 4, a polycrystal Si is formed in a film thickness exceeding 1/2 of diameter of the opening 10 on all surface of the substrate 1, the opening 10 is embedded by a polycrystalline Si film 7, and then the film 7 is etched until the surface of the film 2 is exposed. Then, after forming an Al alloy film 8, patterning is made, heat treatment is made, and the inside of the opening 10 is embedded by an Al alloy film 8A, thus forming an electrode wiring.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

平2-116124 四公開特許公報(A)

®Int. Cl. 5

識別記号 TRD 庁内整理番号

個公開 平成 2年(1990) 4月27日

H 01 L 21/28

301

21/90

7738-5F 7738-5F 6824-5F

(全4頁) 審査請求 未請求 請求項の数 1

69発明の名称

半導体集積回路の製造方法

頭 昭63-269677 ②持

明

昭63(1988)10月25日 **经**出

四発 明 考 ய H 東京都港区芝 5 丁目33番 1 号 日本電気株式会补内

頭 人 日本電気株式会社 る田

東京都港区芝 5 丁目33番 1 号

MH. 理 人 弁理士 内 原

発明の名称

半導体集積回路の製造方法

特許請求の範囲

半導体基板上に形成された絶縁膜に開口部を設 ける工程と、シリコンとアルミニウムの相互拡散 を防止するパリアメタル層を少なくとも前記開口 部内に形成する工程と、前記開口部内をシリコン で埋設する工程と、埋設された前記シリコン表面 を含む前記半導体基板上にアルミニウム膜又はア ルミニウム合金膜を形成する工程とを含むことを 特徴とする半導体集積回路の製造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路の製造方法に関し、特 にアルミニウムを主成分とする電極配線を有する 半導体集積回路の製造方法に関する。

[従来の技術]

従来、この種の半導体集積回路の電極配線は、 第3図に示すように、素子が形成されたシリコン **益板1の表面を覆う絶縁膜としてのシリコン酸化** 膜2に所望の開口部10を設けた後、スパッタリ ング法によりアルミニウムシリコン合金膜16を 被着し、このアルミニウムシリコン合金膜16を 所望の形状にパターニングして電極配線が形成さ れていた。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路の製造方法で は、第3図に示したように、シリコン基板1上の シリコン酸化膜2に設けられた開口部10が小さ くなると、スパッタリング法により形成したアル ミニウムシリコン合金膜16が開口部10内に堆 積されなくなり、電極配線が断線して半導体集積 回路の製造歩留り及び信頼性を低下させるという 欠点がある。

〔課題を解決するための手段〕

本発明の半導体集積回路の製造方法は、半導体

基板上に形成された絶縁膜に開口部を設ける工程と、シリコンとアルミニウムの相互拡散を防止するパリアメタル層を少なくとも前記開口部内に形成する工程と、前記開口部内をシリコンで埋設された前記シリコン表面を投む前記半導体基板上にアルミニウム膜又はする工程とを含んで構成される。(実施例)

次に、本発明について図面を参照して説明する。

第1図(a)~(g)は本発明の第1の実施例を説明するための工程順に示した半導体チップの 断面図である。

まず第1図(a)に示すように、素子が形成されたシリコン基板1上に形成されたシリコン酸化膜2に所望の形状の開口部10を形成する。

次に第1図(b)に示すように、全面にチタン 膜をスパッタリング法により、200~2000 人の厚さに被着した後、窒素又はアンモニア雰囲 気中でハロゲンランプにて600~800℃の温 度で30~120秒の熱処理を行い、開口部10内を下からチタンシリタイド層4と窒化チタン層5とし、シリコン酸化腺2上は窒化チタン層5とする。

次に第1回(c)に示すように、アンモニアと 過酸化水素の水溶液で選化チタン履うを除去した 後、再度選業又はアンモニア雰囲気中で熱処理を 行ない、開口部10内のチタンシリサイド層4の 表面に選化チタン層5Aを形成する。このチタン シリサイド層4の表面の窒化にはアンモニア雰囲 気中で高周波プラズマにより行なう方法もある。

次に第1図(d)に示すように、減圧CVD法により多結晶シリコンをシリコン基板1の全面に、開口部の径の2分の1以上の膜厚に形成し、開口部10を多結晶シリコン膜7で埋設する。

次に第1図(e)に示すように、シリコン基板 1上の多結晶シリコン膜でをシリコン酸化膜2の 表面が露出するまでエッチングする。

次に第1図(f)に示すように、銅を1%程度とシリコンを0.5%含んだアルミニウム合金膜

8をスパッタリング法により形成した後、通常の リソグラフィ技術を用い所定の形状にパターニン グする。

最後に第1図(g)に示すように、素子の安定化を図るために400~500℃の温度で10~30分程度の無処理を行なう。この時開口部10内の多結晶シリコンとアルミニウム合金膜8日本で実質的に埋設され、アルミニウム合金膜からなる電極配線が形成される。

)

このようにアルミニウム合金と多結晶シリコンとを相互拡散させるためには、たとえば500℃で熱処理を行なう場合、500℃でのアルミニウム中のシリコンの固溶度が1%程度であるため、アルミニウム合金8中のシリコンは1%以下にする必要がある。

まず第2図(a)に示すように、第1の実施例

同様シリコン基板 1 上に形成されたシリコン酸化 膜 2 に所望の関口部を形成した後、アルゴンと窒 業の混合雰囲気中でチタンタングステン合金をス パッタリングし、窒化チタンタングステン合金膜 1 3 を 5 0 0 ~ 2 0 0 0 人の厚さに形成する。

次に第2図(b)に示すように、減圧CVD法により多結晶シリコン膜7を開口部の径の2分の1以上の厚さに形成し、開口部を多結晶シリコン膜7で埋設した後、多結晶シリコン膜7の平坦部での膜厚が数百人になるまでエッチングする。

次に第2図(c)に示すように、アルミニウム膜 15を10000人程度の厚さにスパッタリング 法により形成した後、通常のリソグラフィ技術を 用いアルミニウム膜15,多結晶シリコン膜7及 び選化チタンタングステン合金限13を連続して エッチングし、所定の形状にパターニングする・

次に第2図(d)に示すように、素子の安定化を図るために熱処理を行なう。この時多結晶シリコン膜7とアルミニウム膜15が反応し、アルミニウムシリコン合金膜16となり、窒化チタンタ

ングステン合金膜13とアルミニウムシリコン合金膜16との2層構造により電極配線が形成される。

(発明の効果)

)

以上説明したように本発明は、半導体基板上に形成された絶縁膜に開孔部を設けた後、シリコンとアルミニウムの相互拡散を防止するバリアメタル層を少なくとも絶縁膜の関口部内に形成し、更に開口部内をシリコンにて埋設し、アルミニウム又はアルミニウム合金を被着した後、パターニン

…アルミニウム膜、16…アルミニウムシリコン合金膜。

代理人 弁理士 内 原 智


グして電極配線を形成することにより、絶縁膜の 開口部が小さくなっても、開口部内をアルミニウ ム合金で埋設し平坦化できるため、電極配線に 類を生ずることはなくなり、半導体基板内に形成 された素子の接続を確実にできる。

図面の簡単な説明


第1 図及び第2 図は本発明の第1 及び第2 の実施例を説明するための半導体チップの断面図、第3 図は従来の半導体集積回路の製造方法を説明するための半導体チップの断面図である。

1 … シリコン基板、 2 … シリコン酸化膜、 4 … チタンシリサイド層、 5 、 5 A … 窒化チタン層、 7 … 多結晶シリコン膜、 8 … アルミニウム合金膜、 1 3 … 窒化チタンタングステン合金膜、 1 5

第1図



. 特閒平2-116124(4)



_).

